Process for treating a semiconductor-on-insulator structure for improving thickness uniformity of the semiconductor layer

WO2013175278 Art A1 28. November 2013

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2013175278
Aktenzeichen: EP13725756
Anmeldetag: 1. Mai 2013
Veröffentlichung: 28. November 2013
Rechtsraum: WO
IPC: H01L21/66

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von