Methods of forming semiconductor structures including a conductive interconnection, and related structures
WO2014020389
Art A1
6. Februar 2014
Anmelder: Soitec 🇫🇷
Details
- Veröffentlichungs-Nr.
- WO2014020389
- Aktenzeichen
- EP13741830
- Anmeldetag
- 8. Juli 2013
- Veröffentlichung
- 6. Februar 2014
- Rechtsraum
- WO
- IPC
- B81C1/00B81B7/00
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firma
- Soitec
- Land
- 🇫🇷 Frankreich
🇫🇷
Soitec
Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.
529 Patente in unserer Datenbank
Vertreten von
Kein Vertreter erfasst.