Methods of forming semiconductor structures and devices including graphene, and related structures and devices

WO2014030040 Art A1 27. Februar 2014

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2014030040
Aktenzeichen: EP13767068
Anmeldetag: 2. August 2013
Veröffentlichung: 27. Februar 2014
Rechtsraum: WO
IPC: H01L21/18C01B31/04

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Anorganische Chemie & Werkstoffe Halbleiter & Elektrische Bauelemente

Vertreten von