Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3d integrated circuits

WO2014036291 Art A1 6. März 2014

Anmelder: Synopsys, Inc., Kawa, Jamil, Moroz, Victor 🇺🇸

Details

Veröffentlichungs-Nr.: WO2014036291
Aktenzeichen: EP13832634
Anmeldetag: 29. August 2013
Veröffentlichung: 6. März 2014
Rechtsraum: WO
IPC: H01L23/48

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Synopsys, Inc.
Kawa, Jamil
Moroz, Victor
Land: 🇺🇸 USA

🇺🇸 Synopsys

Synopsys ist ein US-amerikanischer Anbieter von Software für den Chip- und Systementwurf (EDA) mit Sitz in Kalifornien. Das Patentportfolio konzentriert sich auf Software und Datenverarbeitung sowie Halbleiter und elektrische Bauelemente, ergänzt durch Optik und Elektronik für Entwurfswerkzeuge. Anmeldungen reichen von 2000 bis in die Gegenwart.

483 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von