Methods of forming iii-v semiconductor structures using multiple substrates, and semiconductor devices fabricated using such methods

WO2014045090 Art A1 27. März 2014

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2014045090
Aktenzeichen: EP13783374
Anmeldetag: 3. September 2013
Veröffentlichung: 27. März 2014
Rechtsraum: WO
IPC: H01L29/778H01L21/20H01L21/762H01L23/528H01L29/417H01L29/20

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von