Hybrid gate last integration scheme for multi-layer high-k gate stacks

WO2014062377 Art A2 24. April 2014

Anmelder: Tokyo Electron Limited 🇯🇵

Details

Veröffentlichungs-Nr.: WO2014062377
Aktenzeichen: EP13783136
Anmeldetag: 2. Oktober 2013
Veröffentlichung: 24. April 2014
Rechtsraum: WO
IPC: H01L21/8238H01L21/28H01L29/66

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Tokyo Electron Limited
Land: 🇯🇵 Japan

🇯🇵 Tokyo Electron

Japanisches Technologieunternehmen mit Sitz in Tokio, einer der weltweit größten Hersteller von Halbleiterfertigungsanlagen. Aktiv in Beschichtungs-, Ätz- und Reinigungssystemen für die Chip- und Displayproduktion.

2.414 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von