A test architecture having multiple fpga based hardware accelerator blocks for testing multiple duts independently

WO2014130056 Art A1 28. August 2014

Anmelder: Advantest Corporation, Chan, Gerald, Kushnick, Eric, Su, Mei-Mei 🇯🇵

Details

Veröffentlichungs-Nr.: WO2014130056
Aktenzeichen: EP13875591
Anmeldetag: 28. Februar 2013
Veröffentlichung: 28. August 2014
Rechtsraum: WO
IPC: G01R31/26G01R31/28H01L21/66

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Advantest Corporation
Chan, Gerald
Kushnick, Eric
Su, Mei-Mei
Land: 🇯🇵 Japan

🇯🇵 Advantest

Japanisches Unternehmen mit Sitz in Tokio, Hersteller von Testsystemen für Halbleiter und elektronische Bauteile.

610 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente Mess-, Prüf- & Zeitmesstechnik

Vertreten von

Kein Vertreter erfasst.

Noch Fragen?

Wir helfen Ihnen gerne weiter. Schreiben Sie uns einfach.

Kontakt aufnehmen