Planarization method, substrate processing system, and memory manufacturing method

WO2014157735 Art A1 2. Oktober 2014

Anmelder: Tokyo Electron Limited, University of Hyogo 🇯🇵

Details

Veröffentlichungs-Nr.: WO2014157735
Aktenzeichen: EP14775327
Anmeldetag: 26. März 2014
Veröffentlichung: 2. Oktober 2014
Rechtsraum: WO
IPC: H01L43/12H01L21/302H01L21/8246H01L27/105H01L43/08

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Tokyo Electron Limited
University of Hyogo
Land: 🇯🇵 Japan

🇯🇵 Tokyo Electron

Japanisches Technologieunternehmen mit Sitz in Tokio, einer der weltweit größten Hersteller von Halbleiterfertigungsanlagen. Aktiv in Beschichtungs-, Ätz- und Reinigungssystemen für die Chip- und Displayproduktion.

2.414 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von