Method and apparatus for mitigating effects of parasitic capacitance in semiconductor devices

WO2015105625 Art A1 16. Juli 2015

Anmelder: Marvell World Trade Ltd. 🇧🇧

Details

Veröffentlichungs-Nr.: WO2015105625
Aktenzeichen: EP14827918
Anmeldetag: 12. Dezember 2014
Veröffentlichung: 16. Juli 2015
Rechtsraum: WO
IPC: H01L29/423

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Marvell World Trade Ltd.
Land: 🇧🇧 BB

🇧🇧 Marvell World Trade

Marvell World Trade Ltd. ist eine in Bermuda registrierte Tochtergesellschaft des US-amerikanischen Halbleiterkonzerns Marvell Technology, der Chips für Datenspeicher, Netzwerke und Kommunikationstechnik entwickelt.

1.146 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von