Silicon-substrate planarization method and device used therein

WO2015129765 Art A1 3. September 2015

Anmelder: Osaka University, Tosho Engineering Co., Ltd. 🇯🇵

Details

Veröffentlichungs-Nr.: WO2015129765
Aktenzeichen: EP15755594
Anmeldetag: 25. Februar 2015
Veröffentlichung: 3. September 2015
Rechtsraum: WO
IPC: H01L21/306B01J23/26B01J23/42B01J23/72B01J23/755B01J23/883

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: Osaka University
Tosho Engineering Co., Ltd.
Land: 🇯🇵 Japan

🇯🇵 Osaka University

Staatliche Universität in Osaka, Japan, eine der führenden Forschungsuniversitäten des Landes mit Schwerpunkten in Naturwissenschaften, Medizin und Ingenieurwesen.

2.434 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente Verfahrens- & Trenntechnik

Vertreten von