Method and apparatus for designing semiconductor integrated circuit layout

WO2015166570 Art A1 5. November 2015

Anmelder: Renesas Electronics Corporation 🇯🇵

Details

Veröffentlichungs-Nr.: WO2015166570
Aktenzeichen: EP14891037
Anmeldetag: 1. Mai 2014
Veröffentlichung: 5. November 2015
Rechtsraum: WO
IPC: H01L21/82G03F1/24G03F1/70G06F17/50

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Renesas Electronics Corporation
Land: 🇯🇵 Japan

🇯🇵 Renesas Electronics

Japanischer Halbleiterhersteller mit Sitz in Tokio, spezialisiert auf Mikrocontroller, analoge Bauelemente und Halbleiterlösungen unter anderem für die Automobil- und Industrieelektronik.

1.103 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente Optik & Fototechnik Software & Datenverarbeitung

Vertreten von