Method of reduction of defects and method of fabrication of soi structures comprising such method

WO2016151001 Art A1 29. September 2016

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2016151001
Aktenzeichen: EP16714802
Anmeldetag: 23. März 2016
Veröffentlichung: 29. September 2016
Rechtsraum: WO
IPC: C30B29/06C30B33/02

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Metallurgie & Oberflächentechnik

Vertreten von