Error correction protection architecture and method applied to resistive random access memory cache of solid state disk

WO2017000517 Art A1 5. Januar 2017

Anmelder: Xi'an Jiaotong University 🇨🇳

Details

Veröffentlichungs-Nr.: WO2017000517
Aktenzeichen: EP15897042
Anmeldetag: 21. Dezember 2015
Veröffentlichung: 5. Januar 2017
Rechtsraum: WO
IPC: G06F12/10

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Xi'an Jiaotong University
Land: 🇨🇳 China

🇨🇳 Xi'an Jiaotong University

Die Xi'an Jiaotong University ist eine der führenden technischen Universitäten Chinas mit Sitz in Xi'an. Das Patentportfolio ist breit gestreut über Software und Datenverarbeitung, Mess- und Prüftechnik sowie Halbleiterbauelemente, ergänzt um Medizintechnik und elektrische Energietechnik. Anmeldungen erfolgen seit 2005 bis in die Gegenwart.

385 Patente in unserer Datenbank

Fachgebiete

Software & Datenverarbeitung

Vertreten von