Method To Reduce Trap-Induced Capacitance in Interconnect Dielectric Barrier Stack

WO2017004075 Art A1 5. Januar 2017

Anmelder: Applied Materials, Inc. 🇺🇸

Details

Veröffentlichungs-Nr.: WO2017004075
Aktenzeichen: EP16818614
Anmeldetag: 28. Juni 2016
Veröffentlichung: 5. Januar 2017
Rechtsraum: WO
IPC: H01L21/768H01L21/02

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Applied Materials, Inc.
Land: 🇺🇸 USA

🇺🇸 Applied Materials

US-amerikanisches Technologieunternehmen mit Sitz in Santa Clara, Kalifornien. Applied Materials entwickelt Fertigungsanlagen und Prozesstechnologien für die Halbleiter-, Display- und Solarindustrie, unter anderem für Beschichtung, Ätzen und Materialabscheidung.

10.780 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von