Method for measuring thickness variations in a layer of a multilayer semiconductor structure

WO2017055624 Art A1 6. April 2017

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2017055624
Aktenzeichen: EP16778318
Anmeldetag: 3. Oktober 2016
Veröffentlichung: 6. April 2017
Rechtsraum: WO
IPC: G01B11/30G01B11/06H01L21/66

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente Mess-, Prüf- & Zeitmesstechnik

Vertreten von