System in package (sip) with an integrated in-situ 3d wafer level monitoring and control unit

WO2017061862 Art A1 13. April 2017

Anmelder: Technische Universiteit Delft 🇳🇱

Details

Veröffentlichungs-Nr.: WO2017061862
Aktenzeichen: EP16784992
Anmeldetag: 5. Oktober 2016
Veröffentlichung: 13. April 2017
Rechtsraum: WO
IPC: H01L25/075H01L33/00H05B33/08

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Technische Universiteit Delft
Land: 🇳🇱 Niederlande

🇳🇱 Technische Universiteit Delft

Niederländische Technische Universität in Delft mit breiter Forschung in Ingenieurwissenschaften und angewandter Technik.

569 Patente in unserer Datenbank

Fachgebiete

Elektronik & Schaltungstechnik Halbleiter & Elektrische Bauelemente

Vertreten von

Kein Vertreter erfasst.

Noch Fragen?

Wir helfen Ihnen gerne weiter. Schreiben Sie uns einfach.

Kontakt aufnehmen