Trim method for patterning during various stages of an integration scheme

WO2017151622 Art A1 8. September 2017

Anmelder: Tokyo Electron Limited 🇯🇵

Details

Veröffentlichungs-Nr.: WO2017151622
Aktenzeichen: EP17760616
Anmeldetag: 28. Februar 2017
Veröffentlichung: 8. September 2017
Rechtsraum: WO
IPC: H01L21/027H01L21/768H01L21/3213

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Tokyo Electron Limited
Land: 🇯🇵 Japan

🇯🇵 Tokyo Electron

Japanisches Technologieunternehmen mit Sitz in Tokio, einer der weltweit größten Hersteller von Halbleiterfertigungsanlagen. Aktiv in Beschichtungs-, Ätz- und Reinigungssystemen für die Chip- und Displayproduktion.

2.414 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von