Single event upset (seu) mitigation for finfet technology using fin topology

WO2017172309 Art A1 5. Oktober 2017

Anmelder: Xilinx, Inc. 🇺🇸

Details

Veröffentlichungs-Nr.: WO2017172309
Aktenzeichen: EP17713102
Anmeldetag: 8. März 2017
Veröffentlichung: 5. Oktober 2017
Rechtsraum: WO
IPC: H01L21/8234H01L21/8238H01L27/088H01L27/092H01L27/11

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Xilinx, Inc.
Land: 🇺🇸 USA

🇺🇸 Xilinx, Inc.

Xilinx, Inc. ist ein US-amerikanischer Hersteller programmierbarer Logikbausteine (FPGAs), seit 2022 Teil von AMD, mit Patenten im Bereich Halbleitertechnik und Chipdesign.

648 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von