Method for fabrication of a semiconductor structure including an interposer free from any through via

WO2017207390 Art A1 7. Dezember 2017

Anmelder: Soitec 🇫🇷

Details

Veröffentlichungs-Nr.: WO2017207390
Aktenzeichen: EP17724835
Anmeldetag: 24. Mai 2017
Veröffentlichung: 7. Dezember 2017
Rechtsraum: WO
IPC: H01L21/48H01L21/60H01L21/683H01L21/762H01L21/56H01L25/065H01L21/98H01L23/485

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Soitec
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

529 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von