Dynamic Clock-Data Phase Alignment in A Source Synchronous Interface Circuit

WO2018026460 Art A1 8. Februar 2018

Anmelder: Altera Corporation 🇺🇸

Details

Veröffentlichungs-Nr.: WO2018026460
Aktenzeichen: EP17837363
Anmeldetag: 7. Juli 2017
Veröffentlichung: 8. Februar 2018
Rechtsraum: WO
IPC: H04L7/00H03K19/177G06F1/12

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Altera Corporation
Land: 🇺🇸 USA

🇺🇸 Altera Corporation

US-amerikanischer Hersteller programmierbarer Logikbausteine (FPGAs) für Kommunikations-, Industrie- und Rechenzentrumsanwendungen.

556 Patente in unserer Datenbank

Fachgebiete

Elektronik & Schaltungstechnik Nachrichtentechnik & Telekommunikation Software & Datenverarbeitung

Vertreten von

Kein Vertreter erfasst.

Noch Fragen?

Wir helfen Ihnen gerne weiter. Schreiben Sie uns einfach.

Kontakt aufnehmen