Utilizing multilayer gate spacer to reduce erosion of semiconductor fin during spacer patterning

WO2019003078 Art A1 3. Januar 2019

Anmelder: International Business Machines Corporation 🇺🇸

Details

Veröffentlichungs-Nr.: WO2019003078
Aktenzeichen: EP18824602
Anmeldetag: 25. Juni 2018
Veröffentlichung: 3. Januar 2019
Rechtsraum: WO
IPC: H01L29/78H01L21/8238

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: International Business Machines Corporation
Land: 🇺🇸 USA

🇺🇸 IBM

US-amerikanischer Technologiekonzern mit Sitz in Armonk, New York. International Business Machines entwickelt Hardware, Software, Cloud-Dienste sowie Lösungen für künstliche Intelligenz, Halbleiter und Unternehmens-IT.

12.049 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von