Method for producing three-dimensional structure, method for producing vertical transistor, wafer for vertical transistor, and substrate for vertical transistor

WO2019017326 Art A1 24. Januar 2019

Anmelder: GlobalWafers Japan Co., Ltd., Tohoku University 🇯🇵

Details

Veröffentlichungs-Nr.: WO2019017326
Aktenzeichen: EP18834560
Anmeldetag: 17. Juli 2018
Veröffentlichung: 24. Januar 2019
Rechtsraum: WO
IPC: H01L21/336H01L21/316H01L29/78

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: GlobalWafers Japan Co., Ltd.
Tohoku University
Land: 🇯🇵 Japan

🇯🇵 Tohoku University

Staatliche Universität in Sendai, Japan, mit Forschungsschwerpunkten unter anderem in Materialwissenschaften und Werkstofftechnik.

2.166 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von

Kein Vertreter erfasst.

Noch Fragen?

Wir helfen Ihnen gerne weiter. Schreiben Sie uns einfach.

Kontakt aufnehmen