Mechanism To Enter Or Exit Retention Level Voltage While A System-On-A-Chip Is in Low Power Mode

WO2019068050 Art A1 4. April 2019

Anmelder: INTEL Corporation 🇺🇸

Details

Veröffentlichungs-Nr.: WO2019068050
Aktenzeichen: EP18860566
Anmeldetag: 28. September 2018
Veröffentlichung: 4. April 2019
Rechtsraum: WO
IPC: G06F1/32

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: INTEL Corporation
Land: 🇺🇸 USA

🇺🇸 Intel

US-amerikanischer Halbleiterhersteller mit Sitz in Kalifornien. Entwickelt und produziert Prozessoren, Chipsätze sowie weitere Halbleiterkomponenten für Computer, Server und eingebettete Systeme.

8.816 Patente in unserer Datenbank

Fachgebiete

Software & Datenverarbeitung

Vertreten von