Lateral semiconductor device having shallow trench isolation structure arranged in staggered and interdigital manner

WO2019228069 Art A1 5. Dezember 2019

Anmelder: SOUTHEAST UNIVERSITY 🇨🇳

Details

Veröffentlichungs-Nr.: WO2019228069
Aktenzeichen: EP19810022
Anmeldetag: 8. April 2019
Veröffentlichung: 5. Dezember 2019
Rechtsraum: WO
IPC: H01L29/78H01L29/06H01L21/336

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOUTHEAST UNIVERSITY
Land: 🇨🇳 China

🇨🇳 Southeast University

Chinesische Universität mit Sitz in Nanjing, Schwerpunkt auf Ingenieur- und Technikwissenschaften.

1.065 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von

Kein Vertreter erfasst.

Noch Fragen?

Wir helfen Ihnen gerne weiter. Schreiben Sie uns einfach.

Kontakt aufnehmen