Model parameter test structure of transistor, and preparation method therefor

WO2021190539 Art A1 30. September 2021

Anmelder: CHANGXIN MEMORY TECHNOLOGIES, INC. 🇨🇳

Details

Veröffentlichungs-Nr.: WO2021190539
Aktenzeichen: EP21775713
Anmeldetag: 24. März 2021
Veröffentlichung: 30. September 2021
Rechtsraum: WO
IPC: G01R31/26H01L23/544H01L21/66

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: CHANGXIN MEMORY TECHNOLOGIES, INC.
Land: 🇨🇳 China

🇨🇳 Changxin Memory Technologies

Chinesischer Halbleiterhersteller mit Sitz in Hefei, spezialisiert auf DRAM-Speicherchips.

2.637 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente Mess-, Prüf- & Zeitmesstechnik

Vertreten von

Kein Vertreter erfasst.

Noch Fragen?

Wir helfen Ihnen gerne weiter. Schreiben Sie uns einfach.

Kontakt aufnehmen