Self-Limiting Manufacturing Techniques To Prevent Electrical Shorts in A Complementary Field Effect Transistor (cfet)

WO2022015927 Art A1 20. Januar 2022

Anmelder: SYNOPSYS, INC. 🇺🇸

Details

Veröffentlichungs-Nr.: WO2022015927
Aktenzeichen: EP21752360
Anmeldetag: 15. Juli 2021
Veröffentlichung: 20. Januar 2022
Rechtsraum: WO
IPC: H01L21/822H01L21/8238H01L21/768

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SYNOPSYS, INC.
Land: 🇺🇸 USA

🇺🇸 Synopsys

Synopsys ist ein US-amerikanischer Anbieter von Software für den Chip- und Systementwurf (EDA) mit Sitz in Kalifornien. Das Patentportfolio konzentriert sich auf Software und Datenverarbeitung sowie Halbleiter und elektrische Bauelemente, ergänzt durch Optik und Elektronik für Entwurfswerkzeuge. Anmeldungen reichen von 2000 bis in die Gegenwart.

483 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von