Methods and apparatus for minimizing voids for chip on wafer components

WO2023015126 Art A1 9. Februar 2023

Anmelder: APPLIED MATERIALS, INC. 🇺🇸

Details

Veröffentlichungs-Nr.: WO2023015126
Aktenzeichen: EP22854030
Anmeldetag: 27. Juli 2022
Veröffentlichung: 9. Februar 2023
Rechtsraum: WO
IPC: H01L23/00

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: APPLIED MATERIALS, INC.
Land: 🇺🇸 USA

🇺🇸 Applied Materials

US-amerikanisches Technologieunternehmen mit Sitz in Santa Clara, Kalifornien. Applied Materials entwickelt Fertigungsanlagen und Prozesstechnologien für die Halbleiter-, Display- und Solarindustrie, unter anderem für Beschichtung, Ätzen und Materialabscheidung.

10.783 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von