Laminate molding method using high-purity silicon, laminate molding method for semiconductor production device component, semiconductor production device component, and method for forming semiconductor production device component

WO2024029329 Art A1 8. Februar 2024

Anmelder: TOKYO ELECTRON LIMITED 🇯🇵

Details

Veröffentlichungs-Nr.: WO2024029329
Aktenzeichen: EP23849886
Anmeldetag: 18. Juli 2023
Veröffentlichung: 8. Februar 2024
Rechtsraum: WO
IPC: H01L21/3065H01L21/205H05H1/46

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: TOKYO ELECTRON LIMITED
Land: 🇯🇵 Japan

🇯🇵 Tokyo Electron

Japanisches Technologieunternehmen mit Sitz in Tokio, einer der weltweit größten Hersteller von Halbleiterfertigungsanlagen. Aktiv in Beschichtungs-, Ätz- und Reinigungssystemen für die Chip- und Displayproduktion.

6.250 Patente in unserer Datenbank

Fachgebiete

Elektronik & Schaltungstechnik Halbleiter & Elektrische Bauelemente

Vertreten von