Wafer bonding process with reduced overlay distortion

WO2024039657 Art A1 22. Februar 2024

Anmelder: TOKYO ELECTRON LIMITED 🇯🇵

Details

Veröffentlichungs-Nr.: WO2024039657
Aktenzeichen: EP23855395
Anmeldetag: 15. August 2023
Veröffentlichung: 22. Februar 2024
Rechtsraum: WO
IPC: H01L21/67H01L21/324H01L21/52H01L21/68H01L21/683

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: TOKYO ELECTRON LIMITED
Land: 🇯🇵 Japan

🇯🇵 Tokyo Electron

Japanisches Technologieunternehmen mit Sitz in Tokio, einer der weltweit größten Hersteller von Halbleiterfertigungsanlagen. Aktiv in Beschichtungs-, Ätz- und Reinigungssystemen für die Chip- und Displayproduktion.

6.250 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von