Method of compile-time optimization for nested parallel for-loops for deep learning neural network computation

WO2024039923 Art A1 22. Februar 2024

Anmelder: INTEL CORPORATION 🇺🇸

Details

Veröffentlichungs-Nr.: WO2024039923
Aktenzeichen: EP23855552
Anmeldetag: 30. Mai 2023
Veröffentlichung: 22. Februar 2024
Rechtsraum: WO
IPC: G06N3/063G06F8/41G06F3/06

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: INTEL CORPORATION
Land: 🇺🇸 USA

🇺🇸 Intel

US-amerikanischer Halbleiterhersteller mit Sitz in Kalifornien. Entwickelt und produziert Prozessoren, Chipsätze sowie weitere Halbleiterkomponenten für Computer, Server und eingebettete Systeme.

26.631 Patente in unserer Datenbank

Fachgebiete

Software & Datenverarbeitung

Vertreten von