Middle of line dielectric layer engineering for via void prevention

WO2024064301 Art A1 28. März 2024

Anmelder: APPLIED MATERIALS, INC. 🇺🇸

Details

Veröffentlichungs-Nr.: WO2024064301
Aktenzeichen: EP23868960
Anmeldetag: 21. September 2023
Veröffentlichung: 28. März 2024
Rechtsraum: WO
IPC: H01L21/768H01L21/02

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: APPLIED MATERIALS, INC.
Land: 🇺🇸 USA

🇺🇸 Applied Materials

US-amerikanisches Technologieunternehmen mit Sitz in Santa Clara, Kalifornien. Applied Materials entwickelt Fertigungsanlagen und Prozesstechnologien für die Halbleiter-, Display- und Solarindustrie, unter anderem für Beschichtung, Ätzen und Materialabscheidung.

10.780 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von