Method for producing a composite structure comprising tiles

WO2024074797 Art A1 11. April 2024

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: WO2024074797
Aktenzeichen: EP23793443
Anmeldetag: 6. Oktober 2023
Veröffentlichung: 11. April 2024
Rechtsraum: WO
IPC: H01L21/68H01L21/762

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von