Delay phase-locked loop and memory

WO2024082527 Art A1 25. April 2024

Anmelder: CHANGXIN MEMORY TECHNOLOGIES, INC. 🇨🇳

Details

Veröffentlichungs-Nr.: WO2024082527
Aktenzeichen: EP23878530
Anmeldetag: 13. März 2023
Veröffentlichung: 25. April 2024
Rechtsraum: WO
IPC: G11C11/4076H03L7/081

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: CHANGXIN MEMORY TECHNOLOGIES, INC.
Land: 🇨🇳 China

🇨🇳 Changxin Memory Technologies

Chinesischer Halbleiterhersteller mit Sitz in Hefei, spezialisiert auf DRAM-Speicherchips.

2.637 Patente in unserer Datenbank

Fachgebiete

Akustik, Musik & Datenspeicherung Elektronik & Schaltungstechnik

Vertreten von

Kein Vertreter erfasst.

Noch Fragen?

Wir helfen Ihnen gerne weiter. Schreiben Sie uns einfach.

Kontakt aufnehmen