Integrated dram circuit, method for operating the integrated dram circuit by refreshing memory cells of the integrated dram circuit, and method for preventing a data integrity attack
WO2024105517
Art A1
23. Mai 2024
Anmelder: ETH ZURICH 🇨🇭
Details
- Veröffentlichungs-Nr.
- WO2024105517
- Aktenzeichen
- EP23806060
- Anmeldetag
- 10. November 2023
- Veröffentlichung
- 23. Mai 2024
- Rechtsraum
- WO
- IPC
- G11C7/12G11C11/406G11C11/4091G11C11/4094
Abstract
Für dieses Patent liegt uns kein Abstract vor.
Anmelder
- Firma
- ETH ZURICH
- Land
- 🇨🇭 Schweiz
🇨🇭
ETH Zürich
Eidgenössische Technische Hochschule Zürich, Schweizer Hochschule mit Forschungsschwerpunkten in Natur-, Ingenieur- und Materialwissenschaften.
1.410 Patente in unserer Datenbank
Fachgebiete
Vertreten von
Kein Vertreter erfasst.