Defect evaluation method for semiconductor substrate

WO2024190119 Art A1 19. September 2024

Anmelder: SHIN-ETSU HANDOTAI CO., LTD. 🇯🇵

Details

Veröffentlichungs-Nr.: WO2024190119
Aktenzeichen: EP24770239
Anmeldetag: 30. Januar 2024
Veröffentlichung: 19. September 2024
Rechtsraum: WO
IPC: H01L21/66G01N23/2208G01N23/2252

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SHIN-ETSU HANDOTAI CO., LTD.
Land: 🇯🇵 Japan

🇯🇵 Shin-Etsu Handotai

Japanisches Unternehmen der Shin-Etsu-Gruppe, das Siliziumwafer für die Halbleiterindustrie herstellt.

1.180 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente Mess-, Prüf- & Zeitmesstechnik

Vertreten von

Kein Vertreter erfasst.

Noch Fragen?

Wir helfen Ihnen gerne weiter. Schreiben Sie uns einfach.

Kontakt aufnehmen