Gate-Rundum-Halbleiterstruktur und Verfahren zu Ihrer Herstellung

WO2025021364 Art A1 30. Januar 2025

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: WO2025021364
Aktenzeichen: EP24732501
Anmeldetag: 11. Juni 2024
Veröffentlichung: 30. Januar 2025
Rechtsraum: WO
IPC: H10D30/01H10D30/43H10D30/67H10D30/69H10D62/10H10D64/01H10D84/01H10D84/03H10D84/85

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von