Method for manufacturing a homoepitaxial silicon carbide layer, making it possible to limit the formation of bpd-type defects, and associated composite structure

WO2025103850 Art A1 22. Mai 2025

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: WO2025103850
Aktenzeichen: EP24804808
Anmeldetag: 7. November 2024
Veröffentlichung: 22. Mai 2025
Rechtsraum: WO
IPC: H01L21/20

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von