Method for fabricating double superlattices obtained by layer transfer

WO2025108884 Art A1 30. Mai 2025

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: WO2025108884
Aktenzeichen: EP24809325
Anmeldetag: 18. November 2024
Veröffentlichung: 30. Mai 2025
Rechtsraum: WO
IPC: H01L21/02H10D88/00H10D62/10H10D62/822H10D84/01H10D84/03H01L21/762

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von