Method for manufacturing a substrate comprising a plurality of tiles

WO2025125420 Art A1 19. Juni 2025

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: WO2025125420
Aktenzeichen: EP24824748
Anmeldetag: 12. Dezember 2024
Veröffentlichung: 19. Juni 2025
Rechtsraum: WO
IPC: H01L21/683H01L21/02H01L21/18H01L23/544

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von