Bottom-up dielectric gap-fill for device isolation during source/drain epitaxy in cfet

WO2025133794 Art A1 26. Juni 2025

Anmelder: APPLIED MATERIALS, INC. 🇺🇸

Details

Veröffentlichungs-Nr.: WO2025133794
Aktenzeichen: EP24906715
Anmeldetag: 4. Dezember 2024
Veröffentlichung: 26. Juni 2025
Rechtsraum: WO
IPC: H10D84/01H10D30/67H10D30/01H01L21/66

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: APPLIED MATERIALS, INC.
Land: 🇺🇸 USA

🇺🇸 Applied Materials

US-amerikanisches Technologieunternehmen mit Sitz in Santa Clara, Kalifornien. Applied Materials entwickelt Fertigungsanlagen und Prozesstechnologien für die Halbleiter-, Display- und Solarindustrie, unter anderem für Beschichtung, Ätzen und Materialabscheidung.

10.794 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von