Method for producing a stacked structure of the strained silicon-on-insulator type using a layer transfer technique based on 2d material

WO2025176816 Art A1 28. August 2025

Anmelder: SOITEC, MASSACHUSETTS INSTITUTE OF TECHNOLOGY 🇫🇷

Details

Veröffentlichungs-Nr.: WO2025176816
Aktenzeichen: EP25707050
Anmeldetag: 20. Februar 2025
Veröffentlichung: 28. August 2025
Rechtsraum: WO
IPC: H01L21/02H01L21/18H01L21/762

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firmen: SOITEC
MASSACHUSETTS INSTITUTE OF TECHNOLOGY
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

🇺🇸 Massachusetts Institute of Technology

US-amerikanische Universität mit Sitz in Cambridge, Massachusetts, eine der weltweit führenden Forschungseinrichtungen. Aktiv in nahezu allen technischen und naturwissenschaftlichen Feldern, darunter Informatik, Ingenieurwesen, Materialwissenschaften und Biotechnologie.

5.635 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von