Heterostructure comprising a rough exposed portion of a support substrate

WO2025190591 Art A1 18. September 2025

Anmelder: SOITEC 🇫🇷

Details

Veröffentlichungs-Nr.: WO2025190591
Aktenzeichen: EP25704561
Anmeldetag: 12. Februar 2025
Veröffentlichung: 18. September 2025
Rechtsraum: WO
IPC: H10N30/073H10N30/072H10N30/086H10N30/80

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: SOITEC
Land: 🇫🇷 Frankreich

🇫🇷 Soitec

Französischer Halbleiterhersteller mit Sitz in Bernin, spezialisiert auf Silicon-on-Insulator (SOI) Substrate. Patente decken Halbleitermaterialien und Waferbondtechnik ab.

801 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von