Wafer defect inspection system, wafer defect inspection device, and wafer defect inspection method

WO2025248994 Art A1 4. Dezember 2025

Anmelder: TOKYO SEIMITSU CO., LTD. 🇯🇵

Details

Veröffentlichungs-Nr.: WO2025248994
Aktenzeichen: EP25814972
Anmeldetag: 11. April 2025
Veröffentlichung: 4. Dezember 2025
Rechtsraum: WO
IPC: G01N21/956

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: TOKYO SEIMITSU CO., LTD.
Land: 🇯🇵 Japan

🇯🇵 Tokyo Seimitsu

Tokyo Seimitsu ist ein japanischer Hersteller von Mess- und Fertigungsgeräten für die Halbleiterindustrie. Das Patentportfolio konzentriert sich auf Halbleiterbauelemente sowie Mess- und Prüftechnik, ergänzt durch Werkzeug- und Fertigungstechnik. Die Titel betreffen vor allem Bearbeitungsverfahren und -vorrichtungen für die Wafer- und Chipherstellung.

290 Patente in unserer Datenbank

Fachgebiete

Mess-, Prüf- & Zeitmesstechnik

Vertreten von