Method for reducing bus load, cxl module, processing system, and processor chip

WO2026011589 Art A1 15. Januar 2026

Anmelder: BEIJING SUPERSTRING ACADEMY OF MEMORY TECHNOLOGY 🇨🇳

Details

Veröffentlichungs-Nr.: WO2026011589
Aktenzeichen: EP24946890
Anmeldetag: 12. Oktober 2024
Veröffentlichung: 15. Januar 2026
Rechtsraum: WO
IPC: G06F15/173

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: BEIJING SUPERSTRING ACADEMY OF MEMORY TECHNOLOGY
Land: 🇨🇳 China

🇨🇳 Beijing Superstring Academy of Memory Technology

Die Beijing Superstring Academy of Memory Technology ist eine 2020 gegründete chinesische Forschungseinrichtung mit Sitz in Peking, die neue Speicherzellarchitekturen für zukünftige DRAM-Technologien entwickelt. Das Patentportfolio konzentriert sich nahezu vollständig auf Halbleiter- und elektrische Bauelemente sowie Datenspeichertechnik. Die noch junge Patenttätigkeit stammt aus den Jahren 2021 bis 2025.

255 Patente in unserer Datenbank

Fachgebiete

Software & Datenverarbeitung

Vertreten von