Method and structure of low-k spacer using post-treatment for memory applications

WO2026015190 Art A2 15. Januar 2026

Anmelder: APPLIED MATERIALS, INC. 🇺🇸

Details

Veröffentlichungs-Nr.: WO2026015190
Aktenzeichen: EP25837310
Anmeldetag: 6. Mai 2025
Veröffentlichung: 15. Januar 2026
Rechtsraum: WO
IPC: H10B12/00H10B80/00

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: APPLIED MATERIALS, INC.
Land: 🇺🇸 USA

🇺🇸 Applied Materials

US-amerikanisches Technologieunternehmen mit Sitz in Santa Clara, Kalifornien. Applied Materials entwickelt Fertigungsanlagen und Prozesstechnologien für die Halbleiter-, Display- und Solarindustrie, unter anderem für Beschichtung, Ätzen und Materialabscheidung.

10.787 Patente in unserer Datenbank

Fachgebiete

Halbleiter & Elektrische Bauelemente

Vertreten von