Verfahren und Anordnung zur Verifikation eines Layouts einer Integrierten Schaltung mit Hilfe eines Rechners sowie dessen Anwendung zur Herstellung einer Integrierten Schaltung

EP1141867 Art B1 9. August 2006

Anmelder: Infineon Technologies AG 🇩🇪

Details

Veröffentlichungs-Nr.: EP1141867
Aktenzeichen: EP00904820
Anmeldetag: 3. Januar 2000
Veröffentlichung: 9. August 2006
Erteilung: 9. August 2006
Rechtsraum: EP
IPC: G06F17/50

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: Infineon Technologies AG
Land: 🇩🇪 Deutschland

🇩🇪 Infineon Technologies

Deutscher Halbleiterkonzern mit Sitz in Neubiberg bei München, hervorgegangen aus Siemens. Entwickelt und fertigt Halbleiter und Systemlösungen für Automobil-, Industrie- und Sicherheitsanwendungen.

4.937 Patente in unserer Datenbank

Fachgebiete

Software & Datenverarbeitung

Vertreten von