Leiterplattenanordnung und Verfahren zur Herstellung davon

EP3206467 Art B1 26. Mai 2021

Anmelder: JTEKT CORPORATION 🇯🇵

Details

Veröffentlichungs-Nr.: EP3206467
Aktenzeichen: EP17154866
Anmeldetag: 6. Februar 2017
Veröffentlichung: 26. Mai 2021
Erteilung: 26. Mai 2021
Rechtsraum: EP
IPC: H05K5/00H01R13/504H01R13/66H05K1/18H05K3/34

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: JTEKT CORPORATION
Land: 🇯🇵 Japan

🇯🇵 JTEKT

Japanischer Konzern aus Nagoya, hervorgegangen aus Koyo Seiko und Toyoda Machine Works, tätig in Lenksystemen, Wälzlagern und Werkzeugmaschinen für Automobil- und Industrieanwendungen.

2.071 Patente in unserer Datenbank

Fachgebiete

Elektronik & Schaltungstechnik Halbleiter & Elektrische Bauelemente

Vertreten von