Leiterplattenanordnung und Verfahren zur Herstellung davon

EP3240113 Art A1 1. November 2017

Anmelder: JTEKT CORPORATION 🇯🇵

Details

Veröffentlichungs-Nr.: EP3240113
Aktenzeichen: EP17168042
Anmeldetag: 25. April 2017
Veröffentlichung: 1. November 2017
Rechtsraum: EP
IPC: H01R12/00H05K5/00H05K5/06

Offizieller Volltext

Abstract

Für dieses Patent liegt uns kein Abstract vor.

Anmelder

Firma: JTEKT CORPORATION
Land: 🇯🇵 Japan

🇯🇵 JTEKT

Japanischer Konzern aus Nagoya, hervorgegangen aus Koyo Seiko und Toyoda Machine Works, tätig in Lenksystemen, Wälzlagern und Werkzeugmaschinen für Automobil- und Industrieanwendungen.

2.071 Patente in unserer Datenbank

Fachgebiete

Elektronik & Schaltungstechnik Halbleiter & Elektrische Bauelemente

Vertreten von