Regulierungsverfahren der Parallelität eines Faserblocks mit einer Chip-Oberfläche

Details

Veröffentlichungs-Nr.

EP3373053

Aktenzeichen

EP18160425

Anmeldetag

7. März 2018

Veröffentlichung

23. Februar 2022

Erteilung

23. Februar 2022

Rechtsraum

EP

IPC

G02B6/38G01M11/00G01L1/04G02B6/42// G01B7/00G01D5/04G01B21/16

Abstract

L'invention concerne un procédé de réglage du parallélisme d'une face (17) d'un bloc (13) de fibres optiques (15) avec une face d'une puce ou tranche semiconductrice posée sur une table XY (5), comprenant les étapes suivantes : a) prévoir un capteur (9) solidaire de la table XY et un bras manipulateur (7) portant le bloc, ladite face (17) étant tournée vers la table XY ; b) pour chacun de trois points non alignés de la face (17) du bloc (13), effectuer un déplacement l'un par rapport à l'autre de la table XY (5) et du bloc (13) dans les directions X et/ou Y pour mettre le capteur (9) en regard du point, et évaluer, avec le capteur (9), la distance en Z entre le point et le capteur ; et c) modifier l'orientation du bloc (13) au moyen du bras manipulateur (7) pour assurer le parallélisme recherché.

Anmelder

Firma

Commissariat à l'Energie Atomique et aux Energies Alternatives

Land

🇫🇷 Frankreich

Fachgebiete