Verfahren zum Schalten eines Zyklus in einer Leistungstransistorschaltung

Details

Veröffentlichungs-Nr.

EP3651360

Aktenzeichen

EP18465613

Anmeldetag

8. November 2018

Veröffentlichung

8. Januar 2025

Erteilung

8. Januar 2025

Rechtsraum

EP

IPC

H03K17/12H03K17/16

Abstract

Die Erfindung betrifft ein Verfahren zum Schalten eines Zyklus in einer Leistungstransistorschaltung (HB1, HB2, HB3), welche mindestens zwei einander parallel geschaltete Leistungstransistoren (M1, M2, M3, M4, M5, M6) aufweist, wobei die Leistungstransistoren (M1, M2, M3, M4, M5, M6) jeweils Gates aufweisen, die beim Verfahren mit mindestens drei voneinander und von Null verschiedenen Steuerwerten (Ig1, Ig2, Ig3, Vg1', Vg2', Vg3') angesteuert werden, wobei bei einer Einschaltsequenz der parallel geschalteten Leistungstransistoren (M1, M2, M3, M4, M5, M6) ein erster der Leistungstransistoren (M1, M2, M3, M4, M5, M6) zunächst mit einem höheren Steuerwert (Ig1, Ig2, Ig3, Vg1', Vg2', Vg3') angesteuert wird als der andere Leistungstransistor (M1, M2, M3, M4, M5, M6) oder die anderen Leistungstransistoren (M1, M2, M3, M4, M5, M6), so dass eine Gatespannung (Vg) des ersten Leistungstransistors (M1, M2, M3, M4, M5, M6) eine Schwellspannung (V_TH) als erstes überschreitet.

Anmelder

Firmen

Schaeffler Technologies AG & Co. KG
Vitesco Technologies Germany GmbH
Conti Temic microelectronic GmbH

Land

🇩🇪 Deutschland

Fachgebiete